2026-10-31

半导体电镀：AI芯片打得起这场仗，全靠这门被低估的"老手艺"

作者：    点击：2034

芯片里真正传信号的，是一层层铜做的"电线"。这些铜不是浇上去、蒸上去的，是通着电从药水里"长"出来的——这道工序叫电镀。

过去两年 AI 算力把先进封装推上风口：CoWoS 产能被抢购，HBM 供不应求，Chiplet、3D 堆叠成了热词。把这些概念拆开看，共同点只有一个：无论封装形态怎么变，芯片之间打通垂直通道的方式，大多是电镀。 HBM3E 的 12 层 DRAM 堆叠靠 TSV 电镀填铜，GPU 和中介层的微凸点靠电镀铜柱，RDL 重布线靠电镀加厚铜线路，连芯片内部连接晶体管的导线也是电镀铜填出来的。

一边是光刻、刻蚀这些"明星工艺"占头条，另一边，这门原理能追溯到中学课本的老手艺，成了先进封装的胜负手。

01 电镀的本质：就是中学那道化学题

电镀原理不高深：工件当阴极浸进含金属离子的药水，通直流电，金属离子在表面得到电子、还原沉积成金属层。镀铜的核心反应只有一行：

Cu²⁺ + 2e⁻ → Cu

半导体电镀的不同在于精度——要在纳米到微米级的沟槽、深孔里把铜严丝合缝填满，不能留空洞。和 PVD、CVD 这些真空薄膜沉积相比，它更务实：

代价就在"前提"：晶圆表面得先有导电路径，所以电镀前总要先做阻挡层和铜种子层——这道前置工序，本身是 PVD 的活。

02 五个现场：从芯片内部一路镀到封装

① 铜互连（大马士革）。 后道金属线路主流做法：刻蚀沟槽和通孔 → 沉积阻挡层、种子层 → 电镀填满铜 → CMP 磨掉多余铜。线宽约 20 纳米到数百纳米，优化配方与电流波形下秒级就能填完——但一个空洞就可能让整颗芯片报废。

② TSV 硅通孔。 在硅上打出深达几十上百微米的孔再填铜。这种深孔用 PVD 或 CVD 做，效率和成本都难接受，电镀是事实上的标准做法。难点：孔这么深，怎么让铜从底往上长，而不是孔口先"封死"？

③ RDL 重布线。 先进封装把芯片焊盘重新引出靠 RDL：光刻胶做出图形 → 种子层 → 电镀加厚铜线路。Fan-Out、晶圆级封装、Chiplet 都在用，线宽正从 2 微米向 0.5 微米演进——每缩一步，电镀均匀性要求就上一个台阶。

④ 铜柱与微凸点。 倒装芯片的电连接靠凸点。从 C4 焊料凸点换到铜柱凸点（CPB），是一次电镀升级：铜的电阻率约 1.72 微欧·厘米，只有锡银焊料的十分之一上下；热导率约 400 W/(m·K)，近锡银焊料的十倍。凸点直径从 C4 的约 50–200 微米缩到铜柱的 15–30 微米级（常见 20–30），节距从 150–200 微米压到 40 微米级、细间距 20–30 微米。抗电迁移：177℃、0.8A 加速试验（另组 0.6A/140℃）里，铜柱寿命比同节距锡银凸点近两个数量级（初步结果，异口径勿相除）。

⑤ MEMS 厚金属。 微线圈、磁性结构、微执行器要几十上百微米厚的金属，薄膜沉积慢得难接受，行业通行做法是厚胶光刻做模具再电镀铜、镍、镍铁。

03 真正的黑魔法：让铜"自下而上"长

填孔最难的不是镀上，是控制铜往哪儿长。孔口沉积得比孔底快，就会长出"蘑菇头"（面包圈、狗骨）、提前封死，里面留下空洞——这叫孔口封闭型空洞（pinch-off void，也叫夹断）。行业解法是 Bottom-Up 自下而上填充，靠三类有机添加剂配合：

• 加速剂
  ：抢先抵达孔底，提高沉积速率；
• 抑制剂
  ：吸附在侧壁和表面，踩住"刹车"；
• 整平剂
  ：在高电流密度区（通常是顶部）加大极化，防止过镀。

三种添加剂的配比，对应完全不同的场景：

（表中为特定配方、工艺条件下的代表值，仅作参考。）

同样是填铜，尺寸差约 5000 倍，配方就得推倒重来。电镀液因此是"配方型"材料——壁垒不在分子式，在工艺诀窍。

这一切受极化支配：极化适当增大，晶核形成快、镀层结晶细致；极化过大、电流密度冲太高，沉积就失控，出现烧焦、结瘤，局部析氢还会造成针孔、鼓泡。酸性硫酸盐镀铜的电流效率通常在 95% 以上，氢离子在这种体系里很难放电、析氢本来就弱——氢脆是镀锌和高强钢那边的坑，不是镀铜的。晶圆电镀真正要避开的是高电流密度失控区。工程上要守的窗口：电流密度、温度、搅拌流场，加上镀液里 Cu²⁺、硫酸、氯离子和三类添加剂浓度——窄到要靠实时监控加统计过程控制守住。

04 为什么是现在

全球先进封装市场从 2023 年的 378 亿美元涨到 2029 年的 695 亿美元，复合增长率约 10.7%（Yole 口径，六年增量 317 亿美元）。其中 2.5D/3D 封装跑得最快（IDC 口径复合增速约 22%），HBM 增速显著高于行业平均（口径不一，不引具体数）。

支撑这些形态的四大"积木"——凸块、RDL、TSV、混合键合，前三个都靠电镀成形。凸点、线宽、深宽比每次微缩，都是对电镀均匀性、填充能力和产能的极限施压。

摩尔定律放缓后，"封装摩尔定律"接棒：互连节距从早年的 1000 微米级压向 5 微米级（混合键合）。性能竞赛从"把晶体管做小"延伸到"把互连做密"——电镀，恰好站在延伸线的正中央。

05 写在最后

行业爱聊光刻机和制程节点：一个象征"卡脖子"，一个简单直接。但芯片制造是条长链：没有 CMP 的平坦化，光刻会对不准焦；没有电镀的无缝填充，再先进的晶体管也连不出去。

电镀不性感，但足够重要——AI 芯片可以没有自家光刻机，却不能没有稳定的电镀产线。下一次有人跟你聊先进封装时，不妨问一句："铜，是怎么填进去的？"

本篇速查卡

• 电镀＝通电让铜离子在晶圆上还原成铜
  ，核心反应一行：Cu²⁺ + 2e⁻ → Cu
• 五大现场
  ：铜互连、TSV、RDL、铜柱微凸点、MEMS 厚金属
• 填孔靠 Bottom-Up
  ：加速剂抢孔底、抑制剂踩刹车、整平剂压顶部，孔口先封死就前功尽弃
• 酸性镀铜不谈氢脆、pH 窗口宽
  ：电流效率 95% 以上，真问题是高电流密度下烧焦、结瘤
• 先进封装市场
  ：2023→2029 年 378→695 亿美元，年复合约 10.7%（Yole 口径）

三句话

第一，芯片里的铜导线是"长"出来的，不是"铺"上去的。 通着电，让铜离子从药水里析出，堆满沟槽和深孔。

第二，难点不在镀上，在往哪儿长。 三种添加剂逼着铜从孔底往上长；孔口先封死，里面就留空洞。

第三，封装越先进，越是电镀的主场。 TSV、RDL、铜柱都靠电镀成形，AI 芯片把这门老手艺抬上了牌桌。

文章转载自：杂货铺的人生公众号。如有侵权，请联系删除。

返回列表